Uma explicação completa do processo de fabricação do chip (2/2): do wafer à embalagem e teste

A fabricação de cada produto semicondutor requer centenas de processos, e todo o processo de fabricação é dividido em oito etapas:processamento de wafer - oxidação - fotolitografia - gravação - deposição de filme fino - interconexão - teste - embalagem.

Passo 5: Deposição de filme fino

Para criar os microdispositivos dentro do chip, precisamos depositar continuamente camadas de filmes finos e remover o excesso por ataque químico, além de adicionar alguns materiais para separar os diferentes dispositivos. Cada transistor ou célula de memória é construído passo a passo através do processo acima. O "filme fino" de que estamos falando aqui refere-se a um "filme" com espessura inferior a 1 mícron (μm, um milionésimo de metro) que não pode ser fabricado por métodos comuns de processamento mecânico. O processo de colocação de um filme contendo as unidades moleculares ou atômicas necessárias em um wafer é "deposição".

Para formar uma estrutura semicondutora multicamadas, precisamos primeiro fazer uma pilha de dispositivos, ou seja, empilhar alternadamente várias camadas de filmes finos de metal (condutores) e filmes dielétricos (isolantes) na superfície do wafer e, em seguida, remover o excesso peças através de processos de gravação repetidos para formar uma estrutura tridimensional. As técnicas que podem ser usadas para processos de deposição incluem deposição química de vapor (CVD), deposição de camada atômica (ALD) e deposição física de vapor (PVD), e os métodos que utilizam essas técnicas podem ser divididos em deposição seca e úmida.

Chemical vapor deposition(CVD)

Na deposição química de vapor, os gases precursores reagem em uma câmara de reação para formar uma película fina fixada na superfície do wafer e subprodutos que são bombeados para fora da câmara. A deposição química de vapor aprimorada por plasma usa plasma para gerar os gases reagentes. Este método reduz a temperatura de reação, tornando-o ideal para estruturas sensíveis à temperatura. O uso de plasma também pode reduzir o número de deposições, muitas vezes resultando em filmes de maior qualidade.

Deposição de camada atômica (ALD)

A deposição de camadas atômicas forma filmes finos depositando apenas algumas camadas atômicas por vez. A chave para este método é percorrer etapas independentes que são executadas em uma determinada ordem e manter um bom controle. Revestir a superfície do wafer com um precursor é o primeiro passo e, em seguida, diferentes gases são introduzidos para reagir com o precursor para formar a substância desejada na superfície do wafer.

Deposição física de vapor (PVD)

Como o nome indica, a deposição física de vapor refere-se à formação de filmes finos por meios físicos. Sputtering é um método físico de deposição de vapor que usa plasma de argônio para pulverizar átomos de um alvo e depositá-los na superfície de um wafer para formar um filme fino. Em alguns casos, o filme depositado pode ser tratado e melhorado através de técnicas como o tratamento térmico ultravioleta (UVTP).

Etapa 6: Interconexão

A condutividade dos semicondutores está entre condutores e não condutores (ou seja, isoladores), o que nos permite controlar totalmente o fluxo de eletricidade. Os processos de litografia, gravação e deposição baseados em wafer podem construir componentes como transistores, mas eles precisam estar conectados para permitir a transmissão e recepção de energia e sinais.

Os metais são usados ​​para interconexão de circuitos devido à sua condutividade. Os metais utilizados para semicondutores precisam atender às seguintes condições:

· Baixa resistividade: Como os circuitos metálicos precisam passar corrente, os metais neles contidos devem ter baixa resistência.

· Estabilidade termoquímica: As propriedades dos materiais metálicos devem permanecer inalteradas durante o processo de interconexão metálica.

· Alta confiabilidade: À medida que a tecnologia de circuitos integrados se desenvolve, mesmo pequenas quantidades de materiais metálicos interconectados devem ter durabilidade suficiente.

· Custo de fabricação: Mesmo que as três primeiras condições sejam atendidas, o custo do material é muito alto para atender às necessidades da produção em massa.

O processo de interconexão utiliza principalmente dois materiais, alumínio e cobre.

Processo de Interconexão de Alumínio

O processo de interconexão do alumínio começa com a deposição do alumínio, aplicação do fotorresistente, exposição e revelação, seguido de ataque químico para remover seletivamente qualquer excesso de alumínio e fotorresistente antes de entrar no processo de oxidação. Após a conclusão das etapas acima, os processos de fotolitografia, gravação e deposição são repetidos até que a interconexão seja concluída.

Além de sua excelente condutividade, o alumínio também é fácil de fotolitografar, gravar e depositar. Além disso, possui baixo custo e boa adesão ao filme de óxido. Suas desvantagens são a facilidade de corrosão e o baixo ponto de fusão. Além disso, para evitar que o alumínio reaja com o silício e cause problemas de conexão, é necessário adicionar depósitos metálicos para separar o alumínio do wafer. Este depósito é denominado "metal barreira".

Os circuitos de alumínio são formados por deposição. Depois que o wafer entra na câmara de vácuo, uma película fina formada por partículas de alumínio irá aderir ao wafer. Este processo é denominado "deposição de vapor (VD)", que inclui a deposição química de vapor e a deposição física de vapor.

Processo de Interconexão de Cobre

À medida que os processos de semicondutores se tornam mais sofisticados e os tamanhos dos dispositivos diminuem, a velocidade de conexão e as propriedades elétricas dos circuitos de alumínio não são mais adequadas e são necessários novos condutores que atendam aos requisitos de tamanho e custo. A primeira razão pela qual o cobre pode substituir o alumínio é que ele tem menor resistência, o que permite velocidades de conexão de dispositivos mais rápidas. O cobre também é mais confiável porque é mais resistente à eletromigração, o movimento de íons metálicos quando a corrente flui através de um metal, do que o alumínio.

No entanto, o cobre não forma compostos facilmente, dificultando a vaporização e a remoção da superfície de um wafer. Para resolver este problema, em vez de gravar cobre, depositamos e gravamos materiais dielétricos, que formam padrões de linhas metálicas que consistem em trincheiras e vias quando necessário, e depois preenchemos os "padrões" mencionados acima com cobre para conseguir a interconexão, um processo chamado "damasceno" .

À medida que os átomos de cobre continuam a se difundir no dielétrico, o isolamento deste último diminui e cria uma camada de barreira que bloqueia a difusão adicional dos átomos de cobre. Uma fina camada de sementes de cobre é então formada na camada barreira. Esta etapa permite a galvanoplastia, que é o preenchimento de padrões de alta proporção com cobre. Após o enchimento, o excesso de cobre pode ser removido por polimento químico-mecânico (CMP) do metal. Após a conclusão, um filme de óxido pode ser depositado e o excesso de filme pode ser removido por fotolitografia e processos de gravação. O processo acima precisa ser repetido até que a interconexão do cobre seja concluída.

A partir da comparação acima, pode-se observar que a diferença entre a interconexão de cobre e a interconexão de alumínio é que o excesso de cobre é removido pelo CMP metálico em vez da gravação.

Etapa 7: teste

O principal objetivo do teste é verificar se a qualidade do chip semicondutor atende a um determinado padrão, de forma a eliminar produtos defeituosos e melhorar a confiabilidade do chip. Além disso, os produtos defeituosos testados não entrarão na etapa de embalagem, o que ajuda a economizar tempo e custos. A classificação eletrônica de matrizes (EDS) é um método de teste para wafers.

EDS é um processo que verifica as características elétricas de cada chip no estado wafer e, assim, melhora o rendimento do semicondutor. O EDS pode ser dividido em cinco etapas, como segue:

01 Monitoramento de parâmetros elétricos (EPM)

EPM é a primeira etapa no teste de chips semicondutores. Esta etapa testará cada dispositivo (incluindo transistores, capacitores e diodos) necessário para circuitos integrados de semicondutores para garantir que seus parâmetros elétricos atendam aos padrões. A principal função do EPM é fornecer dados de características elétricas medidas, que serão usados ​​para melhorar a eficiência dos processos de fabricação de semicondutores e o desempenho do produto (não para detectar produtos defeituosos).

02 Teste de Envelhecimento de Wafer

A taxa de defeitos de semicondutores vem de dois aspectos, nomeadamente a taxa de defeitos de fabricação (maior na fase inicial) e a taxa de defeitos em todo o ciclo de vida. O teste de envelhecimento do wafer refere-se a testar o wafer sob uma determinada temperatura e tensão CA/CC para descobrir os produtos que podem apresentar defeitos na fase inicial, ou seja, para melhorar a confiabilidade do produto final, descobrindo defeitos potenciais.

03 Detecção

Após a conclusão do teste de envelhecimento, o chip semicondutor precisa ser conectado ao dispositivo de teste com uma placa de sonda e, em seguida, os testes de temperatura, velocidade e movimento podem ser realizados no wafer para verificar as funções relevantes do semicondutor. Consulte a tabela para obter uma descrição das etapas específicas do teste.

04 Reparo

O reparo é a etapa de teste mais importante porque alguns chips defeituosos podem ser reparados substituindo os componentes problemáticos.

05 Pontilhando

Os chips que falharam no teste elétrico foram resolvidos nas etapas anteriores, mas ainda precisam ser marcados para distingui-los. No passado, precisávamos marcar os chips defeituosos com tinta especial para garantir que pudessem ser identificados a olho nu, mas agora o sistema os classifica automaticamente de acordo com o valor dos dados de teste.

Etapa 8: Embalagem

Após os vários processos anteriores, o wafer formará chips quadrados de igual tamanho (também conhecidos como "chips únicos"). A próxima coisa a fazer é obter chips individuais por corte. Os chips recém-cortados são muito frágeis e não podem trocar sinais elétricos, por isso precisam ser processados ​​separadamente. Esse processo é o empacotamento, que inclui a formação de um invólucro protetor fora do chip semicondutor e permitindo a troca de sinais elétricos com o exterior. Todo o processo de embalagem é dividido em cinco etapas, nomeadamente serragem de wafer, fixação de chip único, interconexão, moldagem e teste de embalagem.

01 Serrar wafer

Para cortar incontáveis ​​​​chips densamente dispostos do wafer, devemos primeiro "moer" cuidadosamente a parte de trás do wafer até que sua espessura atenda às necessidades do processo de embalagem. Após a moagem, podemos cortar ao longo da linha marcada no wafer até que o chip semicondutor seja separado.

Existem três tipos de tecnologia de corte de wafer: corte com lâmina, corte a laser e corte a plasma. O corte da lâmina é o uso de uma lâmina de diamante para cortar o wafer, que é propenso ao calor de fricção e detritos e, portanto, danifica o wafer. O corte a laser tem maior precisão e pode lidar facilmente com wafers com espessura fina ou pequeno espaçamento entre linhas de marcação. O corte em cubos de plasma usa o princípio da gravação a plasma, portanto, essa tecnologia também é aplicável mesmo se o espaçamento entre linhas de marcação for muito pequeno.

02 Acessório de Wafer Único

Depois que todos os chips forem separados do wafer, precisamos anexar os chips individuais (wafers individuais) ao substrato (estrutura de chumbo). A função do substrato é proteger os chips semicondutores e permitir-lhes trocar sinais elétricos com circuitos externos. Fitas adesivas líquidas ou sólidas podem ser usadas para fixar os chips.

03 Interconexão

Depois de fixar o chip ao substrato, também precisamos conectar os pontos de contato dos dois para conseguir a troca de sinais elétricos. Existem dois métodos de conexão que podem ser usados ​​nesta etapa: ligação de fios usando fios de metal finos e ligação flip chip usando blocos esféricos de ouro ou blocos de estanho. A ligação de fios é um método tradicional e a tecnologia de ligação flip chip pode acelerar a fabricação de semicondutores.

04 Moldagem

Depois de completar a conexão do chip semicondutor, é necessário um processo de moldagem para adicionar um pacote à parte externa do chip para proteger o circuito integrado semicondutor de condições externas, como temperatura e umidade. Depois que o molde da embalagem for feito conforme necessário, precisamos colocar o chip semicondutor e o composto de moldagem epóxi (EMC) no molde e selá-lo. O chip selado é a forma final.

05 Teste de Embalagem

Os chips que já tiveram sua forma final também devem passar no teste final de defeito. Todos os chips semicondutores acabados que entram no teste final são chips semicondutores acabados. Eles serão colocados no equipamento de teste e definirão diferentes condições como tensão, temperatura e umidade para testes elétricos, funcionais e de velocidade. Os resultados desses testes podem ser usados ​​para encontrar defeitos e melhorar a qualidade do produto e a eficiência da produção.

Evolução da tecnologia de embalagens

À medida que o tamanho do chip diminui e os requisitos de desempenho aumentam, as embalagens passaram por muitas inovações tecnológicas nos últimos anos. Algumas tecnologias e soluções de embalagem orientadas para o futuro incluem o uso de deposição para processos back-end tradicionais, como embalagem em nível de wafer (WLP), processos de bumping e tecnologia de camada de redistribuição (RDL), bem como tecnologias de gravação e limpeza para front-end fabricação de wafers.

O que é embalagem avançada?

A embalagem tradicional exige que cada chip seja cortado do wafer e colocado em um molde. O empacotamento em nível de wafer (WLP) é um tipo de tecnologia de empacotamento avançada, que se refere ao empacotamento direto do chip ainda no wafer. O processo do WLP consiste em embalar e testar primeiro e depois separar todos os chips formados do wafer de uma só vez. Em comparação com as embalagens tradicionais, a vantagem do WLP é o menor custo de produção.

As embalagens avançadas podem ser divididas em embalagens 2D, embalagens 2,5D e embalagens 3D.

Embalagem 2D menor

Conforme mencionado anteriormente, o objetivo principal do processo de empacotamento inclui o envio do sinal do chip semicondutor para o exterior, e as saliências formadas no wafer são os pontos de contato para o envio de sinais de entrada/saída. Essas saliências são divididas em fan-in e fan-out. O primeiro em forma de leque está dentro do chip, e o último em forma de leque está fora do alcance do chip. Chamamos o sinal de entrada/saída de E/S (entrada/saída), e o número de entrada/saída é chamado de contagem de E/S. A contagem de E/S é uma base importante para determinar o método de empacotamento. Se a contagem de E/S for baixa, o pacote fan-in será usado. Como o tamanho do chip não muda muito após o empacotamento, esse processo também é chamado de empacotamento em escala de chip (CSP) ou empacotamento em escala de chip em nível de wafer (WLCSP). Se a contagem de E/S for alta, geralmente é usado um pacote de distribuição e são necessárias camadas de redistribuição (RDLs), além de bumps, para permitir o roteamento do sinal. Esta é uma "embalagem em nível de wafer espalhada (FOWLP)".

Embalagem 2,5D

A tecnologia de empacotamento 2.5D pode colocar dois ou mais tipos de chips em um único pacote, ao mesmo tempo que permite que os sinais sejam roteados lateralmente, o que pode aumentar o tamanho e o desempenho do pacote. O método de empacotamento 2,5D mais amplamente utilizado é colocar memória e chips lógicos em um único pacote por meio de um interpositor de silício. O empacotamento 2.5D requer tecnologias básicas, como vias de silício (TSVs), micro-colisões e RDLs de passo fino.

Embalagem 3D

A tecnologia de empacotamento 3D pode colocar dois ou mais tipos de chips em um único pacote, permitindo que os sinais sejam roteados verticalmente. Esta tecnologia é adequada para chips semicondutores menores e com maior contagem de E/S. O TSV pode ser usado para chips com altas contagens de E/S, e a ligação de fios pode ser usada para chips com baixas contagens de E/S e, por fim, formar um sistema de sinal no qual os chips são dispostos verticalmente. As principais tecnologias necessárias para embalagens 3D incluem TSV e tecnologia de micro-colisão.

Até agora, as oito etapas da fabricação de produtos semicondutores "processamento de wafer - oxidação - fotolitografia - gravação - deposição de filme fino - interconexão - teste - embalagem" foram totalmente introduzidas. Da “areia” às “lascas”, a tecnologia de semicondutores está realizando uma versão real de “transformar pedras em ouro”.

VeTek Semiconductor é um fabricante chinês profissional deRevestimento de carboneto de tântalo, Revestimento de carboneto de silício, Grafite Especial, Cerâmica de Carboneto de SilícioeOutras cerâmicas semicondutoras. A VeTek Semiconductor está comprometida em fornecer soluções avançadas para vários produtos SiC Wafer para a indústria de semicondutores.

Se você estiver interessado nos produtos acima, não hesite em nos contatar diretamente.  

Multidão: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

E-mail: anny@veteksemi.com